Rechnerentwurf und -simulation auf Logikgatterebene
Computerdesign and -simulation at the level of logicgates
- Im Rahmen dieser Arbeit wurde ein Entwurf für einen Prozessor auf Logikgatterebene angefertigt. Durch die genutzte Software kann der Betrieb eines Prozessors mit diesem Entwurf simuliert werden. Zudem wurden ein Assembler und einige Beispielprogramme für den Prozessorentwurf angefertigt. Die Ergebnisse dieser Arbeit sollen als Unterrichtsmaterial im Modul Computerarchitektur eingesetzt werden.
Author: | Thomas Schlott |
---|---|
Advisor: | Frank GrimmGND, Mario NeugebauerGND |
Document Type: | Bachelor Thesis |
Language: | German |
Name: | Westsächsiche Hochschule Zwickau Dr.-Friedrichs-Ring 2A, 08056 Zwickau |
Date of Publication (online): | 2017/02/13 |
Year of first Publication: | 2016 |
Publishing Institution: | Westsächsische Hochschule Zwickau |
Date of final exam: | 2016/02/15 |
GND Keyword: | Prozessor; Informatik; Software; Computer; Simulation; Maschinensprache; Programmierung |
Page Number: | 39 Seiten, 8 Abb., 6 Tab., 4 Lit. |
Faculty: | Westsächsische Hochschule Zwickau / Physikalische Technik, Informatik |
Release Date: | 2017/02/13 |